您在以下反白的欄位中輸入了含有無效字元的值。 請只用有效字元修改您的選擇。

產品未必與您的搜尋完全相符

您先前購買過這項產品。 檢視歷史記錄

 
 

74HCT109N

Flip-Flop, 74HCT109, JK, 20 ns, 61 MHz, 4 mA, DIP

NEXPERIA 74HCT109N

圖片僅供舉例說明。 請參閱產品描述。

製造商:
NEXPERIA NEXPERIA
製造商產品編號:
74HCT109N
訂購代碼:
381962
技術資料表:
74HCT109N   Datasheet
查看所有技術文件

74HCT109N 的替代選擇

產品總覽

The 74HCT109N is a positive-edge trigger Dual J K\ Flip-flop with set and reset. This high-speed Si-gate CMOS device is pin compatible with low power Schottky TTL (LSTTL). It is specified in compliance with JEDEC standard no. 7A. The dual positive-edge triggered J K\ flip-flops with individual J, K\ inputs, clock (CP) inputs, set (SD\) and reset (RD\) inputs, also complementary Q and Q\ outputs. The set and reset are asynchronous active LOW inputs and operate independently of the clock input. The J and K\ inputs control the state changes of the flip-flops as described in the mode select function table. The J and K\ inputs must be stable one set-up time prior to the low-to-high clock transition for predictable operation. The J K\ design allows operation as a D-type flip-flop by tying the J and K\ inputs together. Schmitt-trigger action in the clock input makes the circuit highly tolerant to slower clock rise and fall times.
  • J, K\ Inputs for easy D-type flip-flop
  • Toggle flip-flop
  • Standard output capability
  • ICC Category

應用

Industrial, Consumer Electronics, Computers & Computer Peripherals

產品訊息

想要查看類似產品?只要選擇以下所需屬性並按下按鈕即可 ×


:
74HCT109

:
JK

:
20ns

:
61MHz

:
4mA

:
DIP

:
16Pins

:
Positive Edge

:
Complementary

:
4.5V

:
5.5V

:
74HCT

:
74109

:
-40°C

:
125°C

:
-

:
-

:
-
尋找類似產品 選擇並修改上方屬性,尋找類似的產品。

技術文件 (2)

不再生產

NT$25.16

不提供定價。 請聯絡客戶服務

價格
每個
多項: 1 最少: 1
數量 價格 您的價格
 
 
1+ NT$25.16
促銷價格
合約價格
網路專用價格
網路專用合約價格
 
10+ NT$22.65
促銷價格
合約價格
網路專用價格
網路專用合約價格
 
100+ NT$19.70
促銷價格
合約價格
網路專用價格
網路專用合約價格
 
 
 

不提供定價。 請聯絡客戶服務

No longer stocked:: No Longer Manufactured::
新增至購物車 新增至購物車 預購
新增
限制的項目
新增零件編號/ 品項附註
總價:
總價: ( )
總價: --